(19)日本国特許庁 (JP)

(12) 公表特許公報(A)

FI

(11)特許出願公表番号

特表平7-505242

第6部門第3区分

(43)公表日 平成7年(1995)8月8日

(51) Int,Cl,*		識別記号		庁内整理番号	
100.	9/38	3 5 0	Z	9193-5B	
	9/34	350	A	9189 5 B	
12	2/00	560	С	9366 - 5 B	

審查請求 未請求 予備審查請求 有 (全 10 頁)

Annual Control of the	特額平5-515523
(21)出願番号	
(86) (22)出願日	平成5年(1993)3月2日
(85)翻訳文提出日	平成6年(1994)9月2日
(86)国際出願番号	PCT/JP93/00259
(87)国際公開番号	WO93/18451
(87) 国際公開日	平成5年(1993)9月16日
(31)優先権主張番号	8 4 6, 2 3 1
(32)優先日	1992年3月6日
(33)優先権主張国	米国 (US)
(81)指定国	JP

(71)出願人 セイコーエブソン株式会社 東京都新宿区西新宿2丁目4番1号

(72)発明者 ミヤヤマ ヨシユキ アメリカ合衆国 95050 カリフォルニア 州 サンタ クララ, ランチョ マクコー ミック ブルパード 2171


(72)発明者 タン チェンーロン アメリカ合衆国 95131 カリフォルニア 州 サン ホゼ,リビシ ウェイ 1915

(74)代理人 弁理士 鈴木 喜三郎 (外1名)

(54) 【発明の名称】 メモリ制御ユニット並びに入出力制御ユニットの動作におけるクリティカル・パスの削除

(57)【要約】

命令のデコードが最後まで完了してしまう前に、メモ リやI/O制御ユニットを読み出し/書き込み状態に費 移するために信号を送ることによって、プロセッサ・ベ ースのシステムにおいてクリティカル・パスを削除する ためのシステム並びに方法。命令の演算コードのデコー ド段階が、メモリまたは1/0デパイスがアクセスされ なければならない読み出し書き込みのステップが実行さ れるべきであることを明らかにすれば、プロセッサは、 命令の残りの部分をデコードする前に、直ちに読み出し 書き込み要求をメモリ制御ユニット及びI/O制御ユニ ットに送る。一旦命令の残りの部分がデコードされ、ア クセスする記憶場所がメモリまたはI/Oデバイスのど ちらかにあることが決定されれば、取消し処理が起きる。 この取消し処理において、アクセスする記憶場所がメモ リ内ならば、エノロユニットは読み出し書き込み状態か らアイドル状態に遷移する。しかしながら、アクセスの 宛先が1/0デバイスなら、メモリ制御ユニットは読み 出し書き込み状態からアイドル状態に遷移する。



臍束の範囲

- 1. 読み出し/むき込み動作中にプロセッサ・ベースのシステムにおいてクリティカル・バスを削減する方法で、前記システムがメモリ制御ユニット(MCU)、入出力制御ユニット(IOU)、並びに命令集合をそれぞれ! 個ずっぽえ、前記方法が、
- (a) 命令集合から命令の第1の部分をデコードする ステップと、
- (b) 前記の命令が顕み出しと書き込みのうちの少なくとも1つを命じているか否かを決定するステップと、
- (c) ステップ(b)で親み出しや音を込みを命じていることが確定されれば、読み出し/音を込み状態に入るために要求をMCUとIOUの両方に送るステップと、
- (d) 駅み出し/むき込み動作によってアクセスされるべきアドレスを決定するために命令の残りの部分をデコードするステップと、
- (e) アクセス対象のアドレスをデコードするスナップで、それは、そのアクセスの対象がメモリかi/ロデバイスかを確定するためにMCUかiOUの少なくとらどちらか一方によって実行されるデコーディングであること、さらに、
- (e) アクセス対象のアドレスをデコードするスチップで、それが検記の少なくとも2個以上の資源のうちのどれがアクセスされるべきかを決定するために少なくとも1個以上の資源によって実行されるデコーディングであること、さらに、
- (t) 前記のデコードするステップ(c)による結果に 基づいて要求の残りの部分を取り消すステップと、
 - から成り立つことを特徴とする方法。
- 5. 前記ステップ(c)及び(d)が並列で実行されることを特徴とする請求項4記録の方法。
- 6. 原尼のステップ(c)における要求が同時に送られることを特殊とする研究項4記載の方法。
- 7. 資歌へのアクセス動作中にプロセッサ・ベース のシステムにおいてクリティカル・バスを削減するため のシステムで、前記システムが多数の資源並びに1個の命 令集合を頼え、さらに
- (4) 命令集合から命令の第1の部分をデコードする ための手段と、
- (b) 前記の命令がアクセス動作を命じているか否か を決定するための手及と、
- (c) ステップ(b)で登録へのアクセスが求められていることが確定すれば、アクセス状態に入るために少な

- (f) 前記のデコードするステップ(e)による結果に 基づいてMCUやIOUに対する解配の要求の一つを取り消 すステップと、
 - から成り立つことを特徴とする方法。
- 2. 前記ステップ(c)及び(d)が重列で実行されることを特徴とする請求項1記録の方法。
- 3. 前記ステップ(c)における要求が同時に送られることを特徴とする請求項(記載の方法。
- 4. 資源へのアクセス動作中にプロセッケ・ベースのシステムにおいてクリティカル・バスを削減する方法で、 放記システムが多数の資源並びに1個の命令集合を値え、前配方法が、
- (a) 命令集合から命令の第1の部分をデコードするステップと、
- (b) 前記命令がアクセス動作を命じているか否かを 決定するステップと、
- (c) ステップ(b)で哲源へのアクセスが求められていることが確定すれば、アクセス状態に入るために少なくとも2個以上の資源に登求を込るステップと、
- (d) アクセスされるべきアドレスを決定するために 命令の残りの部分をデコードするステップと、
- くとも2個の資源に要求を迫る手段と、
- (d) アクセス対象のアドレスを決定するために合命 の残りの部分をアコードする手段と、
- (c) アクセス月象のアドレスをアコードする手段で、 それはデコーディングが南記の少なくとも2個の資源のう ちのどれがアクセスされるべきか決定するために少なく とも1個以上の資源によって支行されるデコーディングで あること、さらに、
- (() 前配のデコードするステップ(e)による結果に 基づいて要求の残りの部分を取り消すための手段と、
 - から成り立つことを特徴とするシステム。
- 8. 決定の関記手段が、関記命令が放み出し及び書き込み動作の少なくともどちらか1つを命じているかどうかを決定する手段であり、

送るための前記手段が、ステップ(b)において収み出しや書き込みが求められていることが確定すれば、浸み出し/書き込み状態に入るためにMCUとtOUの両方に要求を送る手段であり、

命令の残りの部分をアコードするための前記手段が、 読み出しや書き込み動作によってアクセスされるべきア ドレスを決定するために、命令の残りの部分をデコード するための手段であり、 アドレスをデコードするための 寛配 手段がアクセス 対象のアドレスをデコードするための手段であり、 せれ はアクセスの対象がメモリか1/0アパイスかを決定するた めにMCUまたは10Uか少なくともどちらか一方によって 実行されるデコーディングであること、さらに、

取消しの前記手段がアドレスをデコードするための前記手段による結果になづいてMCUとIOUへの前記要求の1つを取り消すための手段であることを特徴とする請求項5記載のシステム。

明 綱 實

弦明の名称

メモリ制御ユニット主びに入出力制御ユニットの 動作におけるクリティカル・パスの削除 (Elimination of the Critical Path in Memory Control Unit and Input/Output Control Unit Operations)

発明の背景

1. 産業上の利用分費

本分別は一般的にはマイクロプロセッサ・ペースのシステムの分野に関し、より具体的には、少なくとも2つ以上のサブシステムに読み出し/香き込み(READ/WRITE)要求を同時に送り、引き続いて不要な要求を取り消すためのシステム並びに方法に関する。

2. 関連技術

典型的なコンピュータ・ペースのマイクロブロセッサ・システムは、3大サブシステムから味り立っている。それらは、即ち、1個の主記憶、少なくと6.1個以上の内部処理ユニット(1PU)、そして1つの入出力(1/0)サブシ

ステムである。 従来のマイクロプロセッサ・ベースのシステムの中には、性能を上げるためにパイプライン方式として知られる方法を使うものがある。 パイプライン処理では、命令実行の様々なステップ(例えば、フェッチ、デコード、及び実行)はパイプライン・ステージと呼ばれる独立した単位によって実行される。 そのステップは、プロセッサが一度に少なくとも2つ以上の命令を処理できるように、様々なステージで並列で実行される。

パイプラインのスループットは、どの位の限度で1つの命令がパイプラインから出る(txit)かによって決定される。パイプライン・ステージは相互につながっつまるから、全てのステージが同時に進行するように増加されていなければならない。しかしながら、現実には、マッナ、デコード、実行のステージの中には他に比べて関づれかるものもある。そのために、真の変別性が実行されているとは言えない。『サイクル時間に割り当てられているとは言えない。『サイクル時間に割り当てられているとは言えない。『サイクル時間に掛かる時間で表現がいば、そのステップを複数のサイクル時間で実行することもできる。いずれの場合でも、システムの効率は乗星ステップによってはげられてしまう。

パイプライン方式の詳細については、Hennessy他 着の「Computer Architectore a Quantitistive Approach」(Morgan Kaulmann 出版社、1990)を参照のこと。

ソース・プログラムの動作中、IPUは主記憶もしく はI/O空間のデータにアクセスすることが必要になる。戦 して、IPUは、プロセッサのサイクル時間が数十ナノ砂の、マイクロプロセッサ・ベースのシスチムで最も違い要素である。その一方、主記様やI/OPバイスのサイクル時間は数百ナノ砂である。従って、マイクロプロセッサの性能を制度する要因の一つはメモリ・アクセスの過度ということになる。

従来のシスチムにおいては、命令デコードの初別の 股層から、プロセッサはI/Oまたはメモリへのアクセスが 起きるかどうかわかっている。しかしながら、命命が残 らず最後まで完全にアコードされるまで、アクセス対象 が主記憶なのかかそれともi/0なのかシステムは決定でき ない。従来のシステムでは、ほみ出し/書き込み状態に 通移するためのコマンドをメモリ制御ユニット(MCU)ま たはI/O制御ユニット(IOU)に送る府に、OPCODE(欲 貧コード)及びレジスタ・アドレス部分を含む命令会体 をデコードする。目い炎えれば、従来のシステムはこう した処理を延次に実行し、命令の完全なデコードのステッ プと、MCUまたは10Vを挟み出し/書き込み状態に遷移 するステップは「クリティカル・パス」上にある。その 箱果、従来のシステムは、メモリヤ1/0デバイスに実際に アクセスするという時間のかかるステップに入る前に、 命令を最後までデコードし終わるのを行って貴直な時間 を没費しているのである。

典型的なクロッキング動作において、システム・クロックにはスレープ状態として知られる状態がある。

MCUやIOUなどのスレープ・デバイスが、説み出し/春 き込みなどの動作も実行するためにパスへのアクセスが 許可されるのは、このスレーブ状態の間だけである。従っ て、クロックのサイクル時間は、アクセス対象のデバイ スが今度のスレープ・サイクルに悶に合うように飲み出 し/書き込み状態に入れるように、クリティカル・パス 上の全ての処理が実行されるのに十分な長さでなければ ならない。クリティカル・パス上の処理が全てその時間 内では実行しきれないようにクロックのサイクル時間が 短輪されていれば、読み出し/書き込み製作は今度のス レープ・サイクルに国に合わず、その次のスレーブ・サ イクルまできらに1クロック期間枠たなければならない。 従って、必要なのは、アクセス対象の実際のアドレスが アコードされるの も称たずに、OPCODEがデコードされ 次体プロセッサが直ちにメモリに対し説み出しまたは音 **き込みの要求を出せるようにするシステム並びに方法で** ある。こうすることによって、飲み出し/書き込み要求 もクリティカル・パスからパラレル・パスに移すことに よってクリティカル・パスの臣さが短昭される。この方 法で、システムのクロック・レートが選まり、メモリ及 UI/Oサプシステムの実効レイテンシが短縮される。

宛先のデコードでメモリがアクセス対象であったことが 明らかになると、IOUはアイドル状態に戻る。一方、冠 先のデコードでI/Oデバイスがアクセス対象であったこと が明らかになれば、MCUはアイドル状態に戻る。

発明の概要

本発明はプロセッサ・ペースのシスナムにおけるクリティカル・パスを削除するためのシスチム並びに方法を提供するものである。本発明に基づく技法においては、命令の演算コードがデコードされ、その演算コードがシステム・メモリまたは1/Oデパイスにアクセスを命じる動作を呼び出すと、読み出し・書き込み要求が直ちにプロとしてカーペースのシステムのメモリ制御ユニットMCUと入出力制御ユニット10Uの両方に送られる。プロとしてサイベースのシステムのメモリ制御ユニットMCUと、サイベースのシステムの対し、である前にの現りの紹介をデコードする前にこの訳み出し、書き込み状態に選挙することが可能になる。

この技法によって、サイクル時間は、プロセッサが 現在の命令をアコードするのにかかる合計時間のみに抑 えられるようになる。さらに時間を追加することなく 現 在のクロック・サイクル時間内で、MCU並びに10Uは鉄 み出し、書き込み状態に選移できる。それは何故ならば、 MCUと10Uは既にその状態に入っているからである。

命令が最後まで残らずデコードされ、メモリ・アクセスまたはI/Oアクセス用のアドレスが計算され、さらにMCUまたはIOUの宛先がデコードされたら、取消し処理が起きる。取消し処理では、MCUまたはIOUのいずれかが読み出し、書き込み状態からアイドル状態に戻される。

図面の簡単な説明

本発明については後の特許請求の範囲で具体的に説明されている。今までに述べたさらにそれ以外の本発明の優れた点については、通付の図面と共に以下に記述する説明を参照することによってより理解が課まるである。

類1回は本発明に基づくシステム・アーキテクチャ 100の鉄路プロック回である。

第2回はシステムのメモリ・マップである。

第3A図は典型的な命令フォーマットを図解したものである。

第3B図は、2個のレジスタに対する1つの演算の結果 を使って1つのアドレスが計算される典型的な命令フォーマットを図解したものである。

第4図はクリティカル・バス上の全ての演算を含む従来のシステムの状態動作の流れを表す図である。

第5図は本発明の技法に基づく例を示す状態図である。 第6図は本発明によるIOUの取削し手載きのためのチィミング図である。

第7団は本発明の技法を示す状態図である。

発明の詳細な展明

建

第1回は本発明が延用できるアーキテクチャを代表する、マイクロブロセッサのアーキテクチャ100の高レベル図を示した6のである。第1回において、本発明の好道な実施例に基づいて、100と指定されたマイクロブロセッサ・レステムのアーキテクチャが提示されている。システム・アーキテクチャ100は、内部プロセッサ・ユニット(IPU)105、メモリ期間ユニット(MCU)120、1/0別間ユニット(IOU)130、主記像150、及び外部1/0デバイス160から成る。

主記憶150は、好適な実施例においては、32ピット 幅のメモリ・パス140によってMCU120に發展されている。同様に、I/Dデバイス160は、好適な実施例においては、32ピット幅の外部I/Oパス135によってIOU130に 経続されている。

MCU120は1PU105と主記憶150間の読み出し書き込み動作を制御する日路である。本発明に基づく評遺な実施例におけるMCU120は、スイッチ・ネットワーク121及びポート122とから返っている。本明顧書に記載の例においてはポート122は1個だけしか示されていないが、本発明に基づく好通な実施例は複数のポート122を備えている。

はまた、IPU105とポート132の夏水を調整する手段としても使われる。ポート132(単数または複数) は、I/Oデバイス(60にデータを送り、且つそこからデータを受け取る役目を果たす。

類2 図はシステム・メモリの額成を示したものである。 好通な実施例において、メモリ構成は2 領域に分割されている。I/Oパス 領域210とメモリ・パス 領域220 がある。 この構成の 結果、システムは主記録150とI/Oデバイス 160の 両方に対する弦み出し書き込み動作を要求することができるようになる。 読み出しまたは書き込みの動作を含む合かは各々、システムのメモリ・マップ200上に写像可能なアドレスを含むことになる。

本発明に基づく好適な実施的において、命令処理は3 ステージのパイプラインに分割されている。その3ステージとは、フェッチ、デコード、重びに実行である。及初、命令はIPU105によってメモリからフェッチされる。その次に、命令は相示された機能(例えば、加其、減算、格納)を確定するためにデコードされる。3番目且つ最後に、そのデコードされた命令はその機能の適りに実行される。

命令をコード化している時、レジスク数及びアドレス指定モード数は共に命令サイズに大きな影響を及ぼす。 これはアドレス指定モードのフィールドとレジスタ・フィールドが1つの命令の中で何度も現われることがあるから である。事実、ほとんどの命令が、演算コードの指定よ スイッチ・キットワーク121はMCU120とIPU105 四の適信インタフェースを可能にする。スイッチ・キットワーク121はまた、ポート122の要求を調整する手段 としても使われる。ポート122(単数または複数) は、主 記憶150にデータを送り、且つそこからデータを受け取 る役目を果たす。

スイッチ・ネットワーク121の機関は、IPU105及び10U130からの様々な命令並びにデータ要求を受け取ることである。1PU105及び10U130はメモリ要求者と呼ばれることがある。要求を受け取り調整した後に、要求は対応するメモリ・ポート122に渡される。対応するポート122の決定は命令アドレスの解釈によってなされる。ポート122(単数または複数) は次に必要なタイミング信号を生成し、外路メモリ150のアドレス所定された紹介にデータを送るか、またはそこからデータを受け取るかする。

10U130は[PU105と1/0デバイス160時の民み出し
書き込み動作を創作する回路である。本発明に基づく好
適な実施例における10U130は、スイッチ・ネットワー
ク131及びポート132とから成っている。本明編書に記
数の例においてはポート132は1 個だけしか示されていないが、本発明に基づく経過な実施的は複数のポート132を構えている。MPUの場合と同様に、10U130のスイッチ・ネットワーク131は10U130と1PU105間の通信イン
タフェースを可能にする。スイッチ・ネットワーク131

りもアドレス指定モードやレジスタ・フィールドのコード化に余計にピットをとられている。このように、アドレス指定モードとレジスタ・フィールドが命令ピットの大きな割合を占めるため、それらのコード化はいかに履巣に命令のデコードを実現できるかに大きく影響してくる。

命令は幾つかのセクションに分割されることが多い。 第3人図は命令の一例とその構成要素を示すものである。 第3人図において、命令300はOPCODE310を含んでいる。 OPCODE310は、一旦デコードされれば、どのオペレーションを実行すべきかプロセッサに伝える。オペレーションにはADD(加算)、COMPARE(比較)、CLEAR(クリア)などの第新演算、BRANCH(分成)やJUMP(釈 び 感 し)な ど の 切 切 助 作 、RETURN FROM INTERRUPT(例り込みからの戻り)などのシステム動作、並びにMOVE(移動)やPUSH(ブッシュ)などのデータ転送動作などがある。

レジスタやメモリさらに1/0デバイスのそれぞれのアドレスは、必要に応じて、プロセッサにどの配体場所に対してオペレーションを行なうべきか伝えるために、命令の中に包含されている。これらは記憶場所320、330で命令にコード化される。例えば、OPCODE310がADDの演算を行なうようにプロセッサに命令すれば、プロセッサは、加賀対象の値を含むアドレスを決定するために、記憶場所320と330を見に行きそこに入っている情報を

アコードする(直接フドレス指定の場合)。

命令300の実験のフォーマットはシステム・アーキチタチャによって異なる。どうすれば本発明に基づく技法が他の会令フォーマットに適用できるかは当業者には明らかになるであろう。

第3B図はもう少し複雑なアーキナクサヤ用の命令フェるーマットを示したものである。第3B図におけて見関したのと同じオペレーションを行なうように、ごことッサに合令することができる。しかしながら、ここに、フェーマットには、プロセッサに合かすることができる。このフェーマットには、プロでは、アドレスは2つのアドレスをデコードは貧する一ドリスを決算される。度初のアドレスを計算することができる。でははずる一下はなって計算される。度初のアドレスを計算するだけである。2番目のアドレスを計算するがララがある場合に対けてある。2番目のアドレスを計算するがララがある。2番目のアドレスを計算するがララングに有効である。2番目のアドレスを計算するジラがある場合には場所Raddress360における値がデコード

パイプラインの命令アコード部分は幾つかの段階に分解される。命令のそれぞれ異なった部分、四ち、OPCODE310、Rindex340、Rbase350、Raddress360は様々な関隔でデコードすることができる。従って、プロセッサは、命令の残りの部分に先行してOPCODE310を

第4回は従来のシステムに関する上記のロード/格納のシナリオに基づくタイミング国史びに状態図を示すらのである。下記の動作時間は例として記載するものである。勿論、他のマシンでは命令処理との関連で演算時間は異なってくる。第4回に当いて、第1クロック期間TOT1で、ロード/格納命令がフェッチされる。第2クロック 別間 T2/T3で、 命令が デコード される。 即ちOPCODE310がデコードされ、 その後Raddress360、Rindex340、 ぎらにRbase350がデコードされる。 Rindex340及びRbase350はT3のクロック・フェーズでデコードされる。この処理はおよそ8ナノわかかり、プロック410で示されている。この処理が完了すると、アドレス計算が行われる。この計算に要する時間はプロック

先にデコードすることができる。一旦命令のOPCODE310部分がデコードされれば、プロセッサは命令がどんな動作を命じてくるかわかる。

従って、例えば、命令は加其または比較であるとデ コードされたOPCODE310かIPU105に伝えれば、プロ セッサは演算対象の値に他の記憶場所からアクセスしな ければならないことを知る。 笄 1 図と虾3 B 図において、 従来のシステム用の典型的なシナリオについて説明して いる。命令はフェッチされ、OPCODE310がデコードさ れる。OPCODE310がプロセッサにロードノ格納動作を 実行するように命令すれば、IPU105は格納対象の値の ある記憶場所を確定するためにRaddress360をデコード する。1PU105は次にRindex340とRbase350をデコー ドする。一旦デコードされれば、Rindex340と Rbuse350はデータの受終アドレスを計算するために加 算器に送られる。その次に、この数終アドレスはデコー ドされるためMCU120または(OU130に送られる。デコ ードされたち、MCU120または10U130のいずれか扱み 出し/書き込みを実行すべき方が、読み出し/音き込み 状態に遷移される。しかしながら、こうした処理を全て 退次に実行し、しかも今度のスレーブ・クロック・フェ ーズに同に合うようにそれに対応するユニットを誤み出 し書き込み状態に遺移させるには、現在のクロック・フェ ーズ内では時間的に十分とはいかない場合がある。スレ ープ・クロック・フェーズはその期間中談み出し書き込

ク420に示すように7ナノ砂である。アドレス計算実行後に、アドレスはMCUi206しくは10U130によってデコードされなければならない。プロック430で示した、このデコーディングは4から5ナノ砂かかる。従って、命命のデコーディングにかかる時間は合計で20ナノ砂である。

アドレスがプロック 430でテコードされた後、 MCU120または10Ul30のいずれか対応する調御ユニッ トは、火のスレープ状想より前に読み出し/昔き込み状 壁に入っていなければならない。第4図において、T4、 T6、T8などはスレーブ状態、即ち、メモリや1/Oの読み 出し/書き込みが起きる唯一の状態である。命令とアド レスのデコーディング動作がその前のT3でクロック時間 の20ナノ砂を消費し、且つ我々は今度のスレーブ・フェ ーズT4で読み出し/杏さ込みが起きるようにしたいため、 クロック・フェーズの時間は20ナノ秒よりも戻くなけれ ばならない。20ナノ砂を越えてさらに要する時間は MCU120または10U130の対応する制御ユニットが飲み 出し/書き込み状態に潜移するのにかかる時間である。 そのフェーズの時間が足りなければ、MCU120または IOU130はT4のクロック・フェーズに削に合うように決 み出し/書き込み状態に入ることができず、クリティカ ル・パスが存在も、さらにシステムは試み出し/昔さ込 み動作を実行するためにT6のクロック・フェーズになる まで符たなければならない。しかるに、従来のシステム の久陌は、命令デコード動作及びメモリまたは1/0デバイ

スの説み出し/雪を込み状態への遊びが正文起こり、且の高速クロック・レートではクリナィカル・パスを形成することである。その結果、クロック・サイクル時間の増加(クロック・レートの低下)を揺いたり、その問説み出し/書き込み動作を延興しなければならない「時間の無象使い」のクロック期間に隔ることになる。この後者の結果は、命令はさらに1クロック・サイクル神たないと、即ち次のパイプラインまで、実行完了しないということである。

爱男

本見明では、アドレス・ヤコード動作に先行してMCU120と10U130を設み出し/書き込み状理に選移することによって、このクリティカル・バスの欠陥を到除する。書い接えれば、アイドル状態から残み出し/書き込み状態への選移のステップがクリティカル・バスから取り飲かれるということである。都5回は本ி明に基づくる動作を図解したティミング及び状理の図である。第3B並びに5回において、デコードされたOPCODE310がメモリまたは1/0デバイスに対する現み出し/書き込み動作が起きなければならないことを示していれば、1PU105の設み出し/書き込み要求520はOPCODE310のデコード鉄直ちにMCU120並びに10U130に並列で送られる。

はしない。この方法では、命令の残りの部分がアコードされている間に、MCU120及びIOU130はT3のクロック時間中にアイドル状態540から載し、現み出し/音を込み状態に及る。従って、設み出し/音を込み状態に選挙する動作は選次ではなくなるから、システムはT6のフェーズ発生まで待たされることがなくなる、即ち、クリティカル・パスがなくなる。今や、MCU120及びIOU130は、スレーブのクロック・フェーズT4発生より常に設み出し/盲を込み状態530に入っている。

宛先がデコードされ、MCU120と10U130のどちらか必要なのかが分かれば、10Uの取消し信号360が生成され、従って不要の調節ユニットをアイドル状態に戻す。

再び第3B並びに5回において、OPCODE310のデコードは、プロック510で示すように、T2、T3のクロック期間の切別に発生する。このデコードが完了し次期直ちに、IPUの扱み出し/智を込み要求520がMCU120と10U130に送られる。要求520はMCU120を読み出し/

書き込み状態530Aに、10U130をほみ出し/書き込み状態530Bにする。 汲み出し/書き込み状態530は共にT4のスレーブ・クロック・フェーズ中の信用に関に合うように既に発生している。

競み出し書き込み要求と同時期に、命令の残りの匿分が、対応するアドレスを確定するためにデコードされる。Rindex340並びにRbase350のデコーディングはブロック512に示す避りである。アクセス対象のアドレスの計算、即ちRindex340のRbase350への知算はプロック514で示す過りである。

制御ユニットMCU120または10U130の一方が扱み出し/巻き込み動作を実行し、他方はしない。プロック550に示すように、アドレス・デコードが起きるまでどちらかどちらなのが不明である。アドレス・デコードが発生しさえすれば、10Uの取消し信号560が生成され、従って級み出し/書き込み動作を行っていないユニットを取り消す。このユニットはアイドル状態540に戻る。

第5回に示した例において、アクセス対象のアドレスは、たまたまメモリ内に存在している。使って、そのアドレスがアコードされると、I/Oアバイスはアクセスされるべきでないことが分かる。次に取消し信号560が生成され、IOU130はアイドル状態540Bに戻る。MCU120は試み出し/香を込み状態530Aのままで、メモリ・アクセスが発生する。

好道な実施例において、MCU120はIPU105によっ

て計算されたアドレスをデコードする。アドレスがデコードされ、アドレスがメモリ150と1/0160のどちらに見てられているかが判明すれば、MCU120は自分の読み出し/書き込み要求を取り削してイドル状態540Aに戻るか、もしくは取消し信号をIOUI30に送るかのいずれかを行なう。このアドレス・デコードはMCU120またはIOUI30のいずれか、成いはその両方によって実行されることがあるということは当業者には明確であろう。

本現明に基づく技法のタイミング図は第6間に示す過りである。 第6回において、IPU_REQ値号 520はMCU120及びIDU130の両方に適られる。MCU120はは可信号610Aに応答し、IOU130はは可信号610Bに応答する。MCU120とIOU130は共に、MCU_STATE620A及びIOU_STATE620Bが示すように、試み出し/響を込み状態にある。一旦アドレスがデコードされれば、MCU120または10U130のいずれか不要のユニットを取り関すた的に、MCU/IOU_CANCEL信号が生成される。第6回はIOU130が不要で、従ってIOU_STATE620Bがアイドル状態に戻るケースを示した6のである。

第7日はMCU120と10U130の状態を示すものである。第7及び2回において、取消し論理プロックを生成するために使われる状態マシンが示されている。取消し論理はMCU120にも10U130にもある。T,でIPU103からの読み出し/智を込み要求信号を受信すると、その2つの状態マシンは何時に動作を開始する。要求の対比(四ち、

現在デコード進行中の命令に示されるメモリ内のアドレス)のデコード後、その動作を取り消すために、MCU120または10U130のいずれかが、T2でスイッチ1256しくはスイッチ135からそれぞれ取消し信号を生成する。要求が取り消された製得ユニットはアイドル状態に戻る。要求が取り消されなければ、制御ユニットは対応するメモリの記憶場所にアクセスし始める。

取消し信号は命令の第31番目のピットを検査することによってトリガされる。そのピットがゼロであれば要求は主記憶に対するもので、そのピットが1ならその要求は110デバイスに対するものである。第2図に示すように、アドレスが0000_0000と03FF_FFFFの向にあれば、そのアドレスはメモリにアクセスする。しかしながら、アドレスがFF80_FFFFとFFFFFFの個にあれば、110にアクセスする。好適な実施例において、他の領域は全て予約されている。本発明において他に多数のメモリ・マップが使用できるということが多乗者には明確である。


再び前2回において、舒通な実施例で、MCU120がアドレスをデコードすると、そのアドレスが予約領域230の1ヶ所に宛てられているかどうかも利定される。予約領域230の1ヶ所に宛てられていれば、10U130及びMCU120に対する読み出し/哲き込みは兆に取り削される。


机路


従って、本名明はシステムのクロック・レートを適めることができる技法を提供するものである。OPCODEがデコードされ、設み出しらしくは書き込みの動作が呼び出されることを示していれば、直ちに説み出し/書き込み状態に選移するようにメモリ及び1/0ユニットに命令を送ることによってクロック・レートは適められ、かくしてクリティカル・バスから状態選移時間が取り除かれる。

本発明について好週な実施例を破けて具体的に説明をしてきたが、本分切の精神並びに適用範囲から外れることなく形状及び詳細において様々な変更が可能であることが当業者には理解されることであろう。


例を挙げれば、本発明に基づく技法は本明知書に記 数のMCUやIOU以外の資源デバイスを使ってシステムで 実行することが可能であり、且つ本発明による技法は多 数の資源デバイスを包含するシステムに促張することが できる。 この発明を実行する際には、トレードオフがある。
MCU120及びIOU130の片方が認み出し/書き込みモードになるように要求される時でも、MCU120及びIOU130は共に、読み出し/書き込みモードになる消費電力が増加する。高速クロック・レートにすることによってシステムの性能を上げれば、ほとんどのアプリケーションでこの消費電力の増加は相殺される。









第4図







PCT/JF 93/00219 Louisingtonion or respect subtract is a most subtract and E PELDI SEARCHED Chickens (new S04F tat.Cl. 5 EP.A.O 184 320 (MEASURES CORF.)
11 June 1986
* abstract; page 7, lines 13-22; page 8, line 8 - page 20, line 16 * 4,6.7 1-3,5,8 COMPATER DESIGN.
vol. 21, no. 1, Japany 1982, LITTLETOR,
MASSACHUSETTS US
pages 155 - 146
J.F.ALTVEHENE Sector processor
perforance via global memory?
see the white obstance. 1,4,7 see the whele document
US.A.4 701 841 (SUDDRICH ET AL.)
20 October 1987
see the whole document 1,4,7,8 **Special companies of some formatting in the control of the contr Sing to destribed the introduction denote said get in account cost only and an impact Ag1 get independ on the last continued from the first continued despited from the continued dispet gain. property of purposes represent the delical property and the control of purposes and the control of the control distant or other server.

"Of incommentationing to see Parlament, with adultation is offer contain.

"Or trained and problemed prior to the homeostational Pilling date had being they for a server districts.

The prior of priority corrections are contained. Pr. CENTERCATION

Date of the Author Completion of the Enterprising Secret 11 MAY 1993 VEINDER L.F. EUROPEAN PATENT GEREL

明 展 評 主 報 告

JP 9300259 SA 70561

The own't his dis retail hash summer condey is the private dissuppose and in the nine recognised interest retail into the proper front Other LEAP dis not proper front Other LEAP dis not proper front of the control of

D-A-0194320	Publication (max)	Private Ampliy Special (1)		Politoria
	11-06-86	C4-A- JP-A- U3-A-	1238426 61166647 4757419	21-06-88 28-07-86 12-07-88
US=K=470 LB41	20-10-87	None		
	٠.			